请选择 进入手机版 | 继续访问电脑版

开源计算机图形学社区(Open Source Computer Graphics Community) |OpenGPU Forum (2007-2013)| OpenGPU Project

 找回密码
 注册
搜索

Timing Closure in RTL Design & Synthesis(时序收敛)

您是否曾为关键路径(Critical Path)的时序违例(Timing Vialotion)而烦恼?也许这里能解决您的问题,本版主要讨论逻辑综合(Logical Synthesis)、物理综合(Physical Synthesis)以及微体系结构与寄存器传输级设计(Micro-architecture/RTL Design)过程中的时序收敛技术。

26 / 113

Testbench of UVM/OVM/VMM Verification (高级自动化验证技术)

随着片上系统(System-On-Chip ,SOC)和片上网络(Network-On-Chip ,NOC)的IC设计越来越普及化,高度自动化的验证平台技术成为设计的关键之一,除此外高级验证平台还包括:验证平台(Testbench)在设计描述的不同抽象层次间可重用的技术以及对验证平台本身的硬件加速的技术。本版讨论也包括VMM/OVM/UVM验证方法学,以及传统Systemverilog等HVL(硬件验证语言)的使用技巧。

版主: xdesigner

97 / 497
‹‹
我的工具栏

关于我们|手机版|Archiver|开源计算机图形学社区(Open Source Computer Graphics Community) | OpenGPU Project | OpenGPU Forum (2007-2013)

GMT+8, 2017-11-23 07:47 , Processed in 0.034051 second(s), 11 queries .

Powered by Discuz! X2

© 2001-2011 Comsenz Inc.

回顶部