中文第一计算机图形学社区OpenGPU 版权所有2007-2018

 找回密码
 注册

扫一扫,访问微社区

搜索
查看: 7694|回复: 13

Apple A6似乎用了VLIW特性

[复制链接]
头像被屏蔽
发表于 2012-11-10 14:58:20 | 显示全部楼层 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2012-11-10 21:25:21 | 显示全部楼层
本帖最后由 sciwander 于 2012-11-10 21:25 编辑

之前看分析说 执行port为5个  FP ADD/FP MUL/INT ALU/INT ALU(mul)/load save
是因为有了专门的LS的原因吧
头像被屏蔽
 楼主| 发表于 2012-11-10 22:39:35 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
 楼主| 发表于 2012-11-11 23:05:24 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
 楼主| 发表于 2013-5-10 10:47:40 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
 楼主| 发表于 2013-5-12 11:20:32 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2013-5-13 09:21:11 | 显示全部楼层
NEON不对齐load/store有1cycle lantency+乘法.8 .16都是1cycle,显然apple A6至少dual isse. cortex-A8 manual said restricted dual issue, multiple only issue on pipeline #0; but我手中没apple A6不好轻言呀
头像被屏蔽
 楼主| 发表于 2013-5-13 10:20:03 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2013-5-13 16:17:45 | 显示全部楼层
本帖最后由 schrodinger 于 2013-5-13 16:20 编辑
zenny_chen 发表于 2013-5-13 10:20
你这个中英混杂得好有喜感~

A6确实应该是Dual-Issue的。俺这边的测试profile都是对齐的,32 ...

如是,能进一步aggressive假定data bus burst是32字节么。对总线一窍不通,希望有人证伪或证真
头像被屏蔽
 楼主| 发表于 2013-5-15 10:36:41 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2013-6-14 15:17:30 | 显示全部楼层
我觉得你的代码主要考察的是Memory System。 计算部分只有8条指令,其他的都是大量LD/ST. 只要L1 Cache带宽够,保证一个周期内从L1 Cache到寄存器传输够快应该就可以达到这个性能。大概还不需要把指令组合在一起。
头像被屏蔽
 楼主| 发表于 2013-6-14 19:19:13 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2013-11-19 23:44:32 | 显示全部楼层
what a detail test!
发表于 2017-10-18 22:51:27 | 显示全部楼层
非常感谢您分享这份文件
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关于我们|小黑屋|Archiver|手机版|中文第一计算机图形学社区OpenGPU

GMT+8, 2018-2-25 21:26 , Processed in 0.521219 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表