中文第一计算机图形学社区OpenGPU 版权所有2007-2018

 找回密码
 注册

扫一扫,访问微社区

搜索
作者 回复/查看 最后发表
公告 公告: 如果发现自己的账号被锁定 Jedimaster 2018-9-29    
全局置顶 隐藏置顶帖 论坛的等级制度(以及论坛下载说明) [2009年12月7日更新] digest  ...2345 henryxu 2007-6-15 12286610 波士椿 2018-10-24 11:02
全局置顶 隐藏置顶帖 招募版主[2011-05-15更新],不求技术NB,只求对技术有兴趣!  ...234 ic.expert 2009-12-5 9962248 mnjkc 2018-8-11 21:58
      
OVM源代码分析之sequence机制 attachment digest agree  ...2 深度验证 2010-4-18 3120039 荆棘鸟 2015-10-14 17:00
[book] A Practical Guide to Adopting the Universal Verification Methodology(UVM) attach_img ic.expert 2011-7-16 2720552 gstart 2013-6-6 10:53
学OVM应该都看些什么啊? attachment xdesigner 2010-4-14 2616190 xdesigner 2010-12-31 15:48
发书的太多,多交流吧 huluwa 2010-7-16 86289 splade 2012-1-2 21:55
功能验证方法学探讨(Functional Verification Methodology) ic.expert 2010-3-25 188372 jerry_gzy 2011-3-12 11:56
IC设计中的时钟类型约束 attachment agree cjpsky 2009-11-26 1812962 lcj2212916 2012-3-19 18:46
Vim(GVim)的Systemverilog和OVM的语法高亮显示 attachment 深度验证 2010-4-2 1016614 似水如烟 2014-11-6 17:09
DDR端口时序约束和时序分析guide attachment agree sirc 2010-2-7 911390 loveayu1986 2013-10-6 20:19
ADVANCED ASIC CHIP SYNTHESIS.ppt attachment qazwsxedc 2010-5-23 76602 loveayu1986 2013-10-6 19:58
VMM与OVM的终结者---UVM出世 attach_img ic.expert 2010-7-4 1316783 interlm 2012-5-24 15:46
跨时钟域信号同步的IP解决方案 attachment cjpsky 2009-12-8 1011879 Ptolemaeus 2013-5-6 13:10
提高设计频率之基本功:流水线设计(pipeline Design) ic.expert 2010-4-9 610471 lcj2212916 2012-3-19 18:44
systemverilog设计验证中的随机约束(constrained random) attach_img ic.expert 2011-8-3 2123873 enchanter 2011-11-15 08:21
Systemverilog编辑器,有自动补全atuo-complete和代码定义查看功能 digest ic.expert 2011-8-8 1517701 wanderhao 2013-7-15 13:38
初三时候在上课时侯画的CPU电路图 attachment instemast 2009-12-31 155247 daming 2010-1-14 01:01
Module Level与Chip Level的Testbench的区别 ic.expert 2010-4-28 109699 kknd1394 2011-5-5 19:19
验证中为什么要用随机数 digest reticle 2011-11-7 249816 reticle 2012-3-1 11:09
新创公司实现八星期完成SoC设计里程碑 69350 2012-4-25 86571 刘川 2013-11-9 12:36
使用OVM验证Verilog DUT(待测设计) attachment ic.expert 2010-3-25 611783 Iaybf 2010-11-7 01:57
处女项目后关于IC验证经验的总结 agree ic.expert 2011-9-7 914668 johnny 2012-12-9 00:29
推荐点入门书 attachment instemast 2009-12-27 103870 luyeallen 2010-1-3 17:07
谈谈验证中的SystemVerilog和CPP ic.expert 2011-8-11 1016815 刘川 2013-11-9 13:12
初学ovm的例子 attachment geywkg 2010-5-17 46253 xuevic 2012-6-11 14:27
问个关于port时序的问题 digest sirc 2009-11-23 1414106 cjpsky 2009-12-28 14:11
SV能像V一样debug吗? attachment LAUREN 2010-9-6 810100 波士椿 2018-10-23 21:34
使用OVM实现可重用的验证平台(Building reusable tesebench with OVM) attachment ic.expert 2010-3-25 56429 crazyban 2010-10-6 14:19
Systemverilog中为什么没有floating point类型? 龙芯fans 2010-4-5 66529 ic.expert 2011-8-28 11:42
UVM SVN源代码库(可以checkout到最新版本的UVM代码,非release版本 深度验证 2012-2-14 28017 yulier 2012-5-27 07:47
静态时序分析(Static Timing Analysis)基础 attach_img ic.expert 2011-8-3 212880 saglxm 2012-2-14 12:52
testbench 书籍集合 attachment smattershi 2012-9-1 56689 zxpfrz 2013-1-28 17:09
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

QQ|关于我们|小黑屋|Archiver|手机版|中文第一计算机图形学社区OpenGPU

GMT+8, 2018-11-15 08:53 , Processed in 0.101123 second(s), 11 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部 返回版块